局部放電試驗(yàn)干擾大是這么回事？
我想說局部放電干擾可以從外部事件干擾以及內(nèi)部事件干擾兩個(gè)層面去討論。
大致原因如下：
外部事件干擾 -
>表面雜質(zhì) - 會(huì)產(chǎn)生電暈現(xiàn)象
>電源本身帶有局放
>現(xiàn)場(chǎng)一些電訊號(hào)被被測(cè)體接收（類似天線的工作原理）
> 檢測(cè)儀器不同步 （很多所謂同步儀器是采用高速M(fèi)UX的處理方法，其實(shí)是假的）
> 檢測(cè)儀器精度及采樣率不足
> 測(cè)試線路架設(shè)不理想
內(nèi)部事件干擾 -
> 變壓器，電纜，發(fā)電機(jī)局放點(diǎn)多於一個(gè)
> 同一局放點(diǎn)在不同相位發(fā)生耦合現(xiàn)象，產(chǎn)生疊加
> 同一局放在電纜發(fā)生反射繼而產(chǎn)生疊加及衰減
等等
我之前也有解釋過，抗干擾有以下方法：
1. 數(shù)據(jù)采集趨向高頻率
2. 加天線來收集干擾信號(hào)來抵消測(cè)試當(dāng)中的干擾
3. 高級(jí)計(jì)算機(jī)計(jì)算技術(shù)
4. 超聲波
5. Low pass filter 低通過濾器
6. 硬件層面提高探測(cè)裝置的靈感度
不過你應(yīng)該發(fā)覺這些根本無法完全將內(nèi)部事件干擾消除。
所以另一種層面的考慮是分離干擾信號(hào)技術(shù)。
這個(gè)對(duì)于數(shù)據(jù)分析程序的完美性及測(cè)試裝置的同步性有相當(dāng)高的要求。
